ZL30406QGG1 (Zarlink)
Подробное описание (datasheet) электронного компонента «ZL30406QGG1» (ФАПС (система фазовой автоподстройки частоты)), производства Zarlink. Выберите наиболее удобный формат.
|
Маркировка | ZL30406QGG1 |
Описание | C-48 STM-16 SONET/SDH Clock Multiplier PLLThe ZL30406 isA SONET (synchronous optical network) and SDH (synchronous digital hierarchy) clock multiplier analog phase locked loop (APLL) providing six output clocks fromA single device with jitter performance that surpasses OC-48 and STM-16 system requirements. The ZL30406 APLL acceptsA single reference input at 19.44 MHz and generates ultra-low jitter clock outputs in compliance with ITU-T and Telcordia jitter generation requirements for SONET/SDH equipment. |
Функционал | ФАПС (система фазовой автоподстройки частоты) | Производитель | Zarlink Semiconductor Inc. | |
Сайт | www.zarlink.com |
| Размер | Страниц: 0, 247.42Кб |
Скачать файл |
Оригинальный PDF
Архив WinZIP
|
Предпросмотр |
HTML страница |
|
|
|
|