Cologne
Chip
HFC - E1
ISDN HDLC FIFO controller
with
Primary Rate Interface (E1)
Data Sheet
March 2003 (rev. A)
HFC-E1
Cologne
Chip
Cologne Chip AG
Eintrachtstrasse 113
D - 50668 K oln
Germany
Tel.: +49 (0) 221 / 91 24-0
Fax: +49 (0) 221 / 91 24-100
http://www.CologneChip.com
http://www.CologneChip.de
support@CologneChip.com
Copyright 1994 - 2003 Cologne Chip AG
All Rights Reserved
The information presented can not be considered as assured characteristics. Data can change without notice.
Parts of the information presented may be protected by patent or other rights.
Cologne Chip products are not designed, intended, or authorized for use in any application
intended to support or sustain life, or for any other application in which the failure of the
Cologne Chip product could create a situation where personal injury or death may occur.
2 of 272
Data Sheet
March 2003 (rev. A)
Contents
1
General description
19
1.1
System overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
20
1.2
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21
1.3
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
1.3.1
Pinout diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
1.3.2
Pin list
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27
2
Universal external bus interface
43
2.1
Common features of all interface modes . . . . . . . . . . . . . . . . . . . . . . . .
45
2.1.1
EEPROM programming . . . . . . . . . . . . . . . . . . . . . . . . . . . .
45
2.1.2
EEPROM circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
45
2.1.3
Register access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
46
2.1.4
RAM access
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
46
2.2
PCI interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
47
2.2.1
PCI command types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
47
2.2.2
PCI access description . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
49
2.2.3
PCI configuration registers . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
2.2.4
PCI connection circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . .
53
2.3
ISA Plug and Play interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54
2.3.1
IRQ assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
55
2.3.2
ISA Plug and Play registers
. . . . . . . . . . . . . . . . . . . . . . . . . .
55
2.3.3
ISA connection circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . .
59
2.4
PCMCIA interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
2.4.1
Attribute memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
2.4.2
PCMCIA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
60
2.4.3
PCMCIA connection circuitry . . . . . . . . . . . . . . . . . . . . . . . . .
62
2.5
Parallel processor interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63
2.5.1
Parallel processor interface modes . . . . . . . . . . . . . . . . . . . . . . .
64
2.5.2
Signal and timing characteristics . . . . . . . . . . . . . . . . . . . . . . . .
64
2.5.2.1
8 bit processors in mode 2 (Motorola) and mode 3 (Intel) . . . . .
66
March 2003 (rev. A)
Data Sheet
3 of 272
HFC-E1
Cologne
Chip
2.5.2.2
16 bit processors in mode 2 (Motorola) and mode 3 (Intel) . . . . .
69
2.5.2.3
8 bit processors in mode 4 (Intel, multiplexed) . . . . . . . . . . .
73
2.5.2.4
16 bit processors in mode 4 (Intel, multiplexed) . . . . . . . . . .
75
2.5.2.5
32 bit processors in mode 4 (Intel, multiplexed) . . . . . . . . . .
77
2.5.3
Examples of processor connection circuitries . . . . . . . . . . . . . . . . .
81
2.6
Serial processor interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
83
2.6.1
SPI read and write access . . . . . . . . . . . . . . . . . . . . . . . . . . . .
83
2.6.2
SPI connection circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . .
85
2.7
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
86
2.7.1
Write only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
86
2.7.2
Read only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
90
3
HFC-E1
data flow
93
3.1
Data flow concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
3.2
Flow controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
96
3.3
Assigners . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
3.3.1
HFC-channel assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
3.3.2
PCM slot assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
3.3.3
E1 slot assigner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
3.4
Data flow modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
3.4.1
Simple Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
3.4.2
Channel Select Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
3.4.3
FIFO Sequence Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
3.5
Subchannel Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
3.5.1
Transparent mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
3.5.2
HDLC mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
3.6
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
4
FIFO handling and HDLC controller
129
4.1
FIFO counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
4.2
FIFO size setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
4.3
FIFO operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
4.3.1
HDLC transmit FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
4.3.2
FIFO full condition in HDLC transmit HFC-channels . . . . . . . . . . . . . 134
4.3.3
HDLC receive FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
4.3.4
FIFO full condition in HDLC receive HFC-channels . . . . . . . . . . . . . 136
4.3.5
Transparent mode of the
HFC-E1
. . . . . . . . . . . . . . . . . . . . . . . 136
4.3.6
Reading
- and
-counters . . . . . . . . . . . . . . . . . . . . . . . . . . 137
4.4
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
4 of 272
Data Sheet
March 2003 (rev. A)
HFC-E1
Cologne
Chip
4.4.1
Write only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
4.4.2
Read only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
4.4.3
Read / write registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
5
E1 interface
147
5.1
Interface functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
5.2
Clock synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
5.3
External circuitries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
5.4
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
5.4.1
Write only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
5.4.2
Read only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
6
PCM interface
177
6.1
PCM interface function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
6.2
PCM initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
6.3
External CODECs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
6.3.1
CODEC select via enable lines
. . . . . . . . . . . . . . . . . . . . . . . . 180
6.3.2
CODEC select via time slot number . . . . . . . . . . . . . . . . . . . . . . 181
6.4
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
6.4.1
Write only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
6.4.2
Read only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
7
Pulse width modulation (PWM) outputs
195
7.1
Standard PWM usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
7.2
Alternative PWM usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
7.3
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
7.3.1
Write only register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
8
Multiparty audio conferences
199
8.1
Conference unit description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.2
Overflow handling
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.3
Conference including the E1 interface . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.4
Conference setup example for CSM . . . . . . . . . . . . . . . . . . . . . . . . . . 201
8.5
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
8.5.1
Write only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
8.5.2
Read only registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
9
DTMF controller
207
9.1
DTMF detection engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
9.2
Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
March 2003 (rev. A)
Data Sheet
5 of 272
PDF 
ZIP